Rangkaian memori dan decoder-nya





 Rangkaian modul motor dc

1. Tujuan [Kembali]

  • Mempelajari dan memahami Rangkaian memori dan decoder-nya

2. Alat dan Bahan [Kembali]

  • Power
Power adalah komponen yang menghasilkan tegangan DC.




  • IC 8253A






  • IC 74LS138




  • IC 8259



  • IC 8255A


  • IC 6116




  • IC 2178



  • IC 6264




  • Logicstate


Sakelar logika, atau yang juga dikenal sebagai "logic gate", adalah dasar dari sistem logika dalam elektronika digital. Ini adalah perangkat elektronik yang menghasilkan output berdasarkan kondisi inputnya. Sakelar logika memiliki beberapa jenis, termasuk AND, OR, NOT, XOR, dan lain-lain, masing-masing dengan fungsi dan operasi logika yang berbeda. Contohnya, sakelar AND hanya akan menghasilkan output "1" jika semua inputnya adalah "1", sakelar OR akan menghasilkan output "1" jika setidaknya satu inputnya adalah "1", sementara sakelar NOT akan menghasilkan keluaran yang merupakan kebalikan dari inputnya. Sakelar logika digunakan dalam desain sirkuit digital untuk mengontrol aliran informasi dan membuat keputusan berdasarkan kondisi inputnya


  • Ground

Definisi grounding adalah sistem pentanahan yang berfungsi untuk meniadakan beda potensial sehingga jika ada kebocoran tegangan atau arus akan langsung dibuang ke bumi.





3. Dasar Teori [Kembali]

Pemetaan Memori 

    Dirancang sistem minimum yang menggunakan 2 RAM dan 1 ROM yaitu RAM 6116 (2 KB) dan RAM 6264 (8 KB) dan ROM 27128 (16 KB). Adapun perancangan peta memori ini adalah seperti 25. Untuk dapat mengakses address dari RAM-0 6116 (2 KB) menggunakan pin A0 sampai dengan pin A10 dan RAM-1 6264 (8 KB) menggunakan pin A0 s/d A12 sedangkan untuk ROM 27128 (16KB) menggunakan pin A0 s/d A13. Dalam membedakan alamat dari ketiga memori tersebut dapat menggunakan address A14 s/d A19. RAM-0 dengan RAM-1 dibedakan dari A14, jika A14 berlogika 0 maka merupakan akses address RAM-0 dan jika A14 berlogika 1 maka merupakan akses address RAM-1. ROM yang ber-address paling tinggi dengan kapasitas 16 KB sehingga address A19 s/d A14 berlogika 1. Rangkaian decoder dapat dirancang untuk membedakan RAM dengan ROM yaitu menggunakan A14 dan A15 

    Dirancang sistem minimum yang menggunakan 4 komponen I-O yaitu PPI-0 8255 dan PPI-1 8255, PIT 8253 serta PIC 8259. Untuk PPI 8255 masing-masing membutuhkan 4 kombinasi address (A1 A0 yaitu 0 s/d 3 Byte), PIT 8253 membutuhkan 4 kombinasi address yaitu A1A0 serta PIC 8259 membutuhkan 2 kombinasi address yaitu A0. 





4. Rangkaian [Kembali]



Rangkaian memori dan decoder-nya

5. Video [Kembali]







6. Download File [Kembali]

1. RANGKAIAN [disini]
2. Video simulasi [disini]
3. Datasheet resistor [disini]
4. Download datasheet diode  disini




Terima Kasih Telah membaca









Komentar

Postingan populer dari blog ini

Modul 1