Synchronous (or Parallel) Counters
Synchronous (or Parallel) Counters
1. Tujuan [Kembali]
- Memahami Prinsip Dasar Counter Sinkron
- Mempelajari Desain Counter Sinkron
- Implementasi Counter Sinkron dalam Sirkuit Digital
2. Alat dan Bahan [Kembali]
· Gerbang AND
Gerbang AND adalah salah satu gerbang logika dasar dalam elektronika digital yang digunakan untuk melakukan operasi logika konjungsi. Gerbang ini memiliki dua atau lebih input dan satu output. Fungsiutama dari gerbang AND adalah untuk menghasilkan output yang benar (1) hanya jika semua inputnyajuga benar (1). Jika ada satu saja input yang salah (0), maka outputnya akan salah (0).
· Clock
Clock adalah sinyal yang berosilasi antara tinggi (1) dan rendah (0) pada interval waktu tetap. Sinyal ini digunakan untuk menyinkronkan operasi dalam rangkaian digital, mengatur waktu kapan suatu operasi harus dimulai atau berakhir, serta mengkoordinasikan transfer data dan eksekusi instruksi. Dengan demikian, clock memastikan bahwa semua komponen dalam sistem bekerja pada ritme yang sama, sehingga data diproses dan ditransfer dengan tepat waktu..
· Logicstate/sakelar
Sakelar logika, atau yang juga dikenal sebagai "logic gate", adalah dasar dari sistem logika dalam elektronika digital. Ini adalah perangkat elektronik yang menghasilkan output berdasarkan kondisi inputnya. Sakelar logika memiliki beberapa jenis, termasuk AND, OR, NOT, XOR, dan lain-lain, masing-masing dengan fungsi dan operasi logika yang berbeda. Contohnya, sakelar AND hanya akan menghasilkan output "1" jika semua inputnya adalah "1", sakelar OR akan menghasilkan output "1" jika setidaknya satu inputnya adalah "1", sementara sakelar NOT akan menghasilkan keluaran yang merupakan kebalikan dari inputnya. Sakelar logika digunakan dalam desain sirkuit digital untuk mengontrol aliran informasi dan membuat keputusan berdasarkan kondisi inputnya
· Logicprobe
Logic probe adalah alat uji elektronik yang digunakan untuk memeriksa dan memonitor sinyal dalam sirkuit digital. Alat ini biasanya terdiri dari probe atau jarum yang terhubung dengan perangkat elektronik dan sebuah layar atau indikator LED untuk menampilkan status sinyal. Logic probe dapat mendeteksi apakah sinyal dalam keadaan tinggi (1), rendah (0), atau fluktuasi antara keduanya. Dengan menggunakan logic probe, teknisi atau insinyur dapat mengidentifikasi masalah dalam sirkuit digital, seperti tegangan yang tidak tepat, gangguan sinyal, atau kesalahan logika. Hal ini memungkinkan untuk melakukan pemecahan masalah dan perbaikan dengan lebih efisien.
·
3. Dasar Teori [Kembali]
Counter ripple bersifat asinkron karena flip-flop yang membentuk counter tidak di-clock secara simultan dan sinkron dengan clock pulse. Total delay propagasi dalam counter semacam itu sama dengan jumlah delay propagasi akibat flip-flop yang berbeda. Delay propagasi menjadi sangat besar dalam counter ripple dengan jumlah hitungan yang besar. Di sisi lain, dalam counter sinkron, semua flip-flop dalam counter di-clock secara simultan dan sinkron dengan clock, sehingga semua flip-flop berubah keadaan pada saat yang sama. Delay propagasi dalam hal ini independen terhadap jumlah flip-flop yang digunakan.
Karena flip-flop yang berbeda dalam counter sinkron di-clock pada waktu yang sama, diperlukan rangkaian logika tambahan untuk memastikan bahwa berbagai flip-flop toggle pada waktu yang tepat. Sebagai contoh, dalam urutan hitungan dari counter biner empat bit, flip-flop FF0 toggle dengan setiap clock pulse, flip-flop FF1 toggle hanya ketika output dari FF0 berada dalam keadaan '1', flip-flop FF2 toggle hanya dengan clock pulse tersebut ketika output FF0 dan FF1 keduanya berada dalam keadaan logika '1', dan flip-flop FF3 toggle hanya dengan clock pulse tersebut ketika Q0, Q1, dan Q2 semuanya berada dalam keadaan logika '1'. Logika semacam itu dapat dengan mudah diimplementasikan dengan gerbang AND. IC 74162 dan 74163 adalah contoh dari counter sinkron empat bit, dengan yang pertama menjadi counter dekade dan yang kedua menjadi counter biner.
Counter sinkron yang menghitung dalam urutan terbalik atau menurun dapat dibangun dengan cara yang sama dengan menggunakan output komplemen dari flip-flop untuk menggerakkan input J dan K dari flip-flop berikutnya. Dalam urutan hitungan terbalik atau menurun, FF0 toggle dengan setiap clock pulse, FF1 toggle hanya ketika Q0 dalam keadaan logika '0', FF2 toggle hanya ketika baik Q0 dan Q1 berada dalam keadaan logika '0', dan FF3 toggle hanya ketika Q0, Q1, dan Q2 semuanya berada dalam keadaan logika '0'.
Untuk mengubah counter sinkron UP empat bit menjadi counter DOWN, input J dan K dari flip-flop FF1 diberi dari output Q0, bukan dari output Q0. Input ke gerbang AND dua input adalah Q0 dan Q1, bukan Q0 dan Q1, dan input ke gerbang AND tiga input adalah Q0, Q1, dan Q2, bukan Q0, Q1, dan Q2. Dengan perubahan ini, didapatkan counter yang menghitung dalam urutan terbalik, menjadi counter sinkron DOWN empat bit.
Untuk membuat rangkaian Synchronous (or Parallel) Counters langkah awal yaitu menentukan true table terlebih dahulu
4. Rangkaian [Kembali]
1)
5. Video [Kembali]
6. Soal [Kembali]
1. Hitunglah nilai maksimal yang dapat dicapai oleh sebuah synchronous counter 8-bit .
Jawaban: Nilai maksimal yang dapat dicapai oleh sebuah synchronous counter 8-bit adalah 255 dalam desimal atau 11111111 dalam biner.
2. Hitunglah nilai maksimal yang dapat dicapai oleh sebuah synchronous pada rangkaian yaitu 4-bit.
Jawaban: Nilai maksimal yang dapat dicapai oleh sebuah synchronous counter 4-bit adalah 15 dalam desimal atau 1111 dalam biner.
Soal 1
Soal: Sebuah synchronous counter 4-bit menggunakan flip-flop
JK dengan konfigurasi seperti berikut:
- Flip-flop pertama (FF0) memiliki J dan K dihubungkan ke
logika tinggi (1).
- Flip-flop kedua (FF1) memiliki input J dan K dihubungkan
ke output Q dari FF0.
- Flip-flop ketiga (FF2) memiliki input J dan K dihubungkan
ke output Q dari FF1.
- Flip-flop keempat (FF3) memiliki input J dan K dihubungkan
ke output Q dari FF2.
Jika keadaan awal counter adalah 0000, berikan urutan
keadaan (state) counter setelah menerima 8 pulsa clock.
Jawaban:
Urutan keadaan (state) counter setelah menerima 8 pulsa
clock adalah sebagai berikut:
1. Initial State: 0000
2. Pulse 1: 0001 (FF0 toggle)
3. Pulse 2: 0010 (FF0 toggle, FF1 toggle)
4. Pulse 3: 0011 (FF0 toggle)
5. Pulse 4: 0100 (FF0 toggle, FF1 toggle)
6. Pulse 5: 0101 (FF0 toggle)
7. Pulse 6: 0110 (FF0 toggle, FF1 toggle)
8. Pulse 7: 0111 (FF0 toggle)
9. Pulse 8: 1000 (FF0 toggle, FF1 toggle, FF2 toggle)
Jadi, setelah 8 pulsa clock, urutan keadaan counter adalah:
0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000.
Soal 2
Soal: Diberikan sebuah synchronous counter 3-bit dengan
flip-flop D. Counter ini dirancang untuk menghitung naik (up counter) dari 0
hingga 7 (000 sampai 111 dalam biner). Jika sinyal clock diberikan secara
terus-menerus, hitung dan berikan output counter pada pulsa clock ke-10.
Jawaban:
Untuk sebuah synchronous counter 3-bit, jumlah maksimum
hitungan yang dapat dicapai adalah 2^3 = 8. Setelah mencapai hitungan 7 (111
dalam biner), counter akan kembali ke 0 (000 dalam biner) dan mulai menghitung
lagi.
Urutan keadaan counter 3-bit adalah sebagai berikut:
1. 000 (0)
2. 001 (1)
3. 010 (2)
4. 011 (3)
5. 100 (4)
6. 101 (5)
7. 110 (6)
8. 111 (7)
9. 000 (0)
10. 001 (1)
Pada pulsa clock ke-10, output counter adalah 001 dalam
biner atau 1 dalam desimal.
· 1. Apa yang membedakan synchronous counter dengan asynchronous counter?
A. Synchronous counter membutuhkan lebih sedikit flip-flop dibandingkan asynchronous counter.
B. Pada synchronous counter, semua flip-flop dipicu oleh clock yang sama.
C. Synchronous counter hanya bisa menghitung mundur.
D. Synchronous counter lebih lambat dibandingkan asynchronous counter.
Jawaban: B
2. Mengapa synchronous counter lebih cepat dibandingkan asynchronous counter?
A. Karena flip-flop pada synchronous counter diaktifkan secara bersamaan oleh sinyal clock.
B. Karena synchronous counter tidak memiliki delay antara flip-flop.
C. Karena synchronous counter tidak menggunakan clock.
D. Karena synchronous counter memiliki arsitektur yang lebih kompleks.
Jawaban: A
Komentar
Posting Komentar